# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-327681

(43) Date of publication of application: 10.12.1993

(51)Int.CI.

H04L 7/027

(21)Application number: 04-126041

(71)Applicant: TOSHIBA CORP

TOSHIBA AVE CORP

(22)Date of filing:

19.05.1992

(72)Inventor: KOMATSU SUSUMU


ISHIKAWA TATSUYA

TAGA NOBORU

# (54) CONTROL SIGNAL GENERATING CIRCUIT FOR CLOCK RECOVERY

(57)Abstract:

PURPOSE: To hardly generate pattern jitter and to extract a phase error output for stable clock recovery even when an amplitude of an eye pattern is fluctuated. CONSTITUTION: A phase error detection circuit 104 obtains a phase error output by obtaining a difference of input samples to shift before and after in a time axis direction. An amplitude discrimination circuit 105 discriminates whether or not the input sample exceeds a reference level. A zero crossing discrimination circuit 106 discriminates whether or not the input samples to shift before and after in the time axis direction are zero crossed. An effective phase error extracting circuit 1000 introduces a phase error signal at that time to be effective when the input sample is zero crossed and also exceeds a reference level, and employs the signal as a clock phase control signal for a clock generating circuit.



# **LEGAL STATUS**

[Date of request for examination]

27.05.1998

2983381

24.09.1999

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-327681

(43)公開日 平成5年(1993)12月10日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H04L 7/027

7928-5K

H 0 4 L 7/ 02

Α

## 審査請求 未請求 請求項の数8(全 10 頁)

(21)出願番号	特願平4-126041	

(22)出願日

平成 4年(1992) 5月19日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71)出願人 000221029

東芝エー・ブイ・イー株式会社 東京都港区新橋3丁目3番9号

未水田(B) 1

(72)発明者 小松 進

東京都港区新橋3丁目3番9号 東芝エ

ー・ブイ・イー株式会社内

(72)発明者 石川 達也

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝映像メディア技術研究所内

(74)代理人 弁理士 鈴江 武彦


最終頁に続く

# (54)【発明の名称】 クロック再生のための制御信号作成回路

## (57)【要約】

【目的】パターンジッタを生じ難く、かつアイ・パターン振幅変動時にも安定してクロック再生を行うための位相誤差出力を抽出する。

【構成】位相誤差検出回路104は、時間軸方向へ前後する入力サンブルの差分を得ることにより位相誤差出力を得る。振幅判定回路105は、入力サンブルが基準レベルを越えていることを判定する。 零クロッシング判定回路106は、入時間軸方向に前後する入力サンブルが零クロスしていることを判定する。 有効位相誤差抽出回路1000は、入力サンブルが零クロスし、かつ基準レベルを越えている時に、その時の位相誤差信号が有効であるとして導出し、クロック発生回路のクロック位相制御信号として利用する。



#### 【特許請求の範囲】

【請求項1】帯域制限を受けたバルス符号信号から所定 の位相に同期したクロックを再生する回路において、 前記クロックによりサンプリングされた信号から位相誤 差を検出する位相誤差検出手段と、

1

前記位相誤差検出に用いるサンブルの振幅がそれぞれ所 定の値よりも大きいことを判定する振幅判定手段と、 少なくとも2アンプル間で符号が特定の変化をしている ことを判定する零クロシング判定手段と、

前記振幅判定手段の出力と前記零クロッシング判定手段 10 の出力からクロック位相制御に有効な位相誤差信号を抽 出する抽出手段と、を備え、前記有効な誤差信号として 判定された誤差信号を前記クロックの位相制御用とする ことを特徴とするクロック再生のための制御信号作成回 路.

【請求項2】 前記位相誤差検出手段は、前記クロック によりサンプリングされた信号の連続する2サンプルの 振幅差を位相誤差として取り出すことを特徴とする請求 項1記載のクロック再生のための制御信号作成回路。

【請求項3】 前記位相誤差検出手段は、前記クロック 20 のタイミングの中間のタイミングでサンプリングされた 振幅を位相誤差として取り出すことを特徴とする請求項 1記載のクロック再生のための制御信号作成回路。

【請求項4】 前記位相誤差検出手段は、前記クロック によりサンプリングされた信号の連続する2サンプルの 振幅差を位相誤差として取り出す第1の位相誤差検出手 段と、前記クロックのタイミングの中間のタイミングで サンプリングされた振幅を位相誤差として取り出す第2 の位相誤差検出手段とを有し、

前記抽出手段は、前記第1と第2の位相誤差検出手段の 出力を用いて、前記振幅判定手段の出力と前記零クロス 判定手段の出力から有効な位相誤差出力を抽出すること を特徴とする請求項1記載のクロック再生のための制御 信号作成回路。

【請求項5】前記抽出手段は、前記振幅判定手段の出力 が真であり、かつ前記零クロッシング判定手段も真であ る場合に、このときの位相誤差信号を有効位相誤差信号 として抽出い、それ以外の場合は、前回に求められ保持 されている信号を有効位相誤差信号として抽出すること を特徴とする請求項1記載のクロック再生のための制御 40 信号作成回路。

【請求項6】 前記入力サンプルは、直交検波出力にお ける同相軸検波出力と、直交軸検波出力の第1と第2の 系統の入力サンプルであり、

前記位相誤差検出手段、振幅判定手段及び零クロッシン グ判定手段は、前記第1の系統の入力サンブルを受け付 ける第1の系統の第1の前記位相誤差検出回路、振幅判 定回路及び零クロッシング判定回路と、前記第2の系統 の入力サンブルを受け付ける第2の系統の第2の位相誤 とを有し、

前記抽出手段は、前記第1と第2の系統の位相誤差信号 の中から、前記第1と第2の系統から得られる各判定出 力に基づいて有効位相誤差信号を抽出することを特徴と する請求項1記載のクロック再生のための制御信号作成 回路。

7

【請求項7】 前記抽出手段は、前記第1と第2の系統 の位相誤差信号の平均値を入力としていることを特徴と する請求項6記載のクロック再生のための制御信号作成 回路。

【請求項8】 前記抽出手段は、前記第1と第2の系統 からの第1と第2の位相誤差信号のいずれか一方を選択 して抽出する場合、前記第1と第2の系統の各入力サン ブル (パルス符号信号) の振幅レベルの大きい方に対応 する位相誤差信号を有効誤差信号として抽出することを 特徴とする請求項6記載のクロック再生のための制御信 号作成回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、帯域制限されたパル ス信号を用いてデジタル信号を伝送するシステムにおい て、受信装置に利用されるクロック再生回路に関する。 [0002]

【従来の技術】帯域制限されたパルス波を用いてデジタ ル信号を伝送するシステムにおいては、一般にロールオ フ・スペクトル整形されたパルスを用いて符号伝送を行 うために受信側のサンプル・タイミングの僅かなずれが 特性を急激に劣化させることになる。

【0003】従来、簡単なサンブル・タイミングの実 現、即ちクロック再生は入力信号を整流し、クロック成 分を抽出しておいて狭帯域帯域通過ろ波器に通してクロ ックを再生している。しかし、近年、より伝送帯域幅を 節約するためにロール・オフファクタの小さいスペクト ル整形特性を用いるようになっているため、クロック再 生の高性能の必要性が高まってきた。このようなクロッ ク再生回路として、特公平1-51218号、特公平3 -23021号が公知となっている。

【0004】図6(A)は、特公平1-51218号に 開示されているクロック再生回路の位相制御方法を示し ている。零クロスポイント前後でクロックの位相制御信 号を検出(以下零クロス制御と呼ぶ)している。同図 (a) は2値デジタル信号のアイパターンを簡略化した もので平均的には問題はない。そこで、同図(b)に示 すようにサンプル・タイミングをTe 秒だけ遅らせた場 合を考えて見る。すると、アイの開きはW0 からW1 と 狭くなる一方、同図(c)のタイミングで入力信号をサ ンプルした値も零近傍の値から、より大きな値をとるよ うになる。 零クロスポイント前後で送信符号が-1から +1へ変化した場合には、サンプル値はe(-+)なる 差検出回路、振幅判定回路及び零クロッシング判定回路 50 正の値をとり、逆に+1から-1へ変化した場合にはe

(+-) なる負の値をとる。従って零クロスポイント前 後での送信符号を知ることにより、サンプル・タイミン グのずれを検出することができる。

【0005】とのように零クロス制御では、零クロスポ イント近傍の値を用いているので、アイ・パターンの振 幅によらず動作する特徴がある。しかし、実際にはアイ パターンは図7に示すような波形をしており、クロッ ク位相が同期していても、e(-+)及びe(+-)は 0とはならない場合があり、このときには、制御信号が 発生するので、ジッタが多いという欠点がある(以下と 10 れをパターンジッタという)。

【0006】図6(B)は、特公平3-23021号に 開示されているクロック位相制御方法を示している。ア イ・パターン収束ポイントの前後ではクロックの位相制 御信号を検出(以下、アイ収束点制御と呼ぶ)してい る。同図(a)は2値デジタル信号のアイ・パターン を、同図(b)のT-1、T-0、T1は、最適クロック位 相を示している。この例では、2ビットA/D変換器で 基準レベルし1、L2及びし3により、サンプリングさ れているが、多値A/D変換器を用いた場合で考える。 送信符号がa-1、B0、C1と変化した場合、クロック 位相が+Δtずれているとサンプル値は基準レベルL1 より小さな値となり、-Δtずれているとサンブル値は 基準レベルL1 より大きな値となる。従って、制御ポイ ントの前後の送信符号と制御ポイントでの基準レベルと の差分値により、サンブル・タイミングのずれを検出す ることができる。

【0007】とのように、アイ収束点制御では、アイ収 束ポイント近傍の値を用いているので、位相同期時のジ ッタが少ないという特徴がある。しかし、アイ・パター ンの振幅が変化するような場合には、基準レベルとの差 分値が正確にサンプル・タイミングのずれを示さないた め、クロック位相の制御ができないという欠点がある。 例えば、先のバルス信号がデジタル変調の復調出力であ るような場合には、復調時の同期検波用キャリア同期が 確立されていないと、復調出力はピート状となり、また 同復調回路における自動利得制御が確立していないと、 上記アイ・パターン信号の振幅は変化するために、どち らの場合もクロック再生が不可能である。

【発明が解決しようとする課題】上述したように零クロ ス制御によるクロック位相同期回路では、バターンジッ タが多く、またアイ収束点制御によるクロック位相同期 回路では、キャリア非同期時などの状態において、アイ ・パターンの振幅が一定でない時に動作しないという問 題がある。

【0009】そとでとの発明は、パターンジッタを生じ 難く、かつアイ・パターン振幅変動時にも安定してクロ ック再生を得るクロック再生回路を提供することを目的 とする。

[0010]

【課題を解決するための手段】この発明は、帯域制限を 受けたパルス符号信号から所定の位相に同期したクロッ クを再生する回路において、前記クロックによりサンプ リングされた信号から位相誤差を検出する位相誤差検出 手段と、前記位相誤差検出に用いたサンブルの振幅がそ れぞれ所定の値よりも大きいことを判定する振幅判定手 段と、少なくとも2サンブル間で符号が特定の変化をし ていることを判定する零クロス判定手段と、前記振幅判 定手段の出力と前記零クロス判定手段の出力からクロッ ク位相制御に有効な位相誤差信号を抽出する手段と、を 備え、前記有効な誤差信号として判定された誤差信号に 従い、前記クロックの位相を制御することを特徴とする クロック再生回路。

#### (0011)

【作用】上記の手段により、アイ・パターンの振幅が変 化しても規定振幅以上のサンプルから得られた位相誤差 信号のみが有効位相誤差となるので、前述の同期検波に おけるキャリア非同期時でも正常にクロック再生動作が 実行される。また符号のアイ・バターンを予め判定して いるために、パターンジッタの多い相誤差信号を除去で き、とのジッタを大幅に低減できる。

#### [0012]

【実施例】以下、この発明の実施例を図面を参照して説 明する。なお以下の説明ではデジタル信号処理を例とし て説明しているが、この発明は特にデジタル信号処理の みに限定されるものではない。

【0013】図1はこの発明の基本的な一実施例であ る。再生クロックタイミングでサンプリングされた入力 信号は、位相誤差検出回路104、振幅判定回路105 及び零クロッシング判定回路106へ分岐される。

【0014】位相誤差検出回路104は、例えば連続す る2つの入力サンプル間の振幅差を位相誤差信号とする 回路であり、検出した位相誤差信号を有効位相誤差抽出 回路1000に入力している。振幅判定回路105は、 入力サンプルの振幅値が予め規定された基準値よりも大 きいことを検出する回路であり、その検出出力を論理和 回路107に入力している。入力サンブルの振幅値が基 準値よりも大きい場合は、前述の検出出力は論理1とな 40 る。零クロッシング判定回路106は、前記2入力サン ブル間の符号のパターンからすべての零クロッシングを 判定し、零クロッシングを判定したときに論理1を出力 する。

【0015】論理和回路107の出力は、有効位相誤差 抽出回路1000の制御端子に供給され、論理和回路1 07の出力が論理1のとき有効位相誤差抽出回路100 0は、位相誤差信号を有効なものとして抽出する。従っ て、入力サンブルの振幅が基準値よりも大きく、かつ零 クロッシングが判定されたときの位相誤差検出出力が、

50 有効なものとして出力端子1002に位相制御出力とし

て導出されることになる。位相誤差出力は、クロック発生部の位相制御信号として利用される。

【0016】図2(A)は上記位相誤差検出回路104の具体的構成例である。入力サンブルは、入力端子300を介して絶対値回路301に入力される。絶対値回路301からの絶対値出力は、1クロック分の遅延回路302の出力も減算器303に入力される。遅延回路302の出力も減算器303に入力されている。従って、出力端子304からは、2サンブルの絶対値の振幅差が得られる。この振幅差が位相誤差出力となるもので、図3はその原理を示している。図3(A)はアイ・バターンを示しており、アイ収束ポイントのサンブル値が、L0及び一L0の場合を示している。またこれに対して、図3(B)のT1、T2は、最適サンブルポイントを示している。今、クロック位相が+Δtずれている場合を考えてみる。

【0017】送信符号がA1、B2 と変化した場合、A1 のサンプル値は $-(L0-\Delta1)$ 、B2 のサンプル値は $L0+\Delta1$  となる。 ここでそれぞれのサンプル値の絶対値を比べてみると、

### [0018]

 $|L0+\Delta1|-|-(L0-\Delta1)|=2\Delta1>0$  であり、絶対値ではB1のサンブル値の方が大きいことがわかる。また、送信符号がB1、A2と変化した場合、B1のサンブル値はL0- $\Delta$ 1、A2のサンブル値は-(L0+ $\Delta$ 1)となる。ことでそれぞれのサンブル値の絶対値を比べてみると、

# [0019]

 $|-(L_0+\Delta_1)|-|L_0-\Delta_1|=2\Delta_1>0$  であり、絶対値では $A_2$ の方が大きいことがわかる。すなわち、クロック位相が遅れている場合(クロック位相+ $\Delta_t$ )には、連続する2サンブルの絶対値は後の値の方が大きいことがわかり、同様にクロック位相が進んでいる場合(クロック位相- $\Delta_t$ )には、連続する2サンブルの絶対値は後の値が小さいことが理解できる。これにより、連続する2入力サンブル間の振幅差を求めれば、位相誤差を得ることができる。

【0020】図2(B)は、振幅判定回路105の具体的構成例である。入力サンブルは、正負の両極性信号の場合、入力端子310を介して絶対値回路311に入力40され、絶対値がとらる。その絶対値出力は、比較回路313に入力されて基準レベルと比較される。比較回路313の出力は、1クロック遅延回路314及びアンド回路307の一方端に入力される。アンド回路307の他方端には遅延回路314の出力が入力されている。比較回路313は、入力が基準レベルよりも大きい場合に論理1を出力する。従って、出力端子316には、連続して入力サンブルが基準レベル以上の時に論理1が得られる。つまりこの判定においては、2入力サンブルが同時に規定振幅よりも大きいことを判定している。50

【0021】図2(C)は、零クロッシング判定回路106の具体的構成例を示してる。入力サンブルの符号ビットは、入力端子320を介して1クロック遅延回路321及びイクスクルーシブオア回路309の一方端に入力される。イクスクルーシブオア回路309の他方端には、遅延回路321の出力が供給されている。これにおり、イクスクルーシブオア回路309から、2入力サンブルの符号が変化したときに論理1が得られる。この回路は、2入力サンブル間の符号のパターンからすべての零クロッシングを判定しているが、よりパターンジッタを少なくするために、より多くのサンブルの符号パターンを用いても良い。例えば4サンブルを用いれば、よりパターンジッタの少ない符号パターンを選択でき、結果的に再生クロックのジッタを低減できる。

【0022】上記したように、入力サンブルの振幅が基準レベル以上であり、2入力サンブル間で零クロスした時の位相誤差検出信号が、有効位相誤差抽出回路1000において取り出され、クロック発生回路(図示せず)のクロック位相制御信号として用いられる。

【0023】クロック位相引き込み動作が実現され、クロック位相が最適サンプルポイントT1、T2(図3参照)になると、それぞれのサンプル値はアイ収束ポイントのL0、一L0となる。したがって、サンプル間の絶対値は等しくなり、制御信号は発生しない。零クロス制御の場合は、引き込み動作後も制御信号が発生していたために、ジッタが大きかったが、この実施例のシステムでは引き込み動作後に制御信号が発生しないために、ジッタを少なくすることができる。

【0024】また、アイ・パターンの振幅L0が変化しても、位相誤差はL0に関係なく、±2Δ1となるので、2サンプル間の振幅差がアイ・パターンの振幅変化に左右されることがなく、振幅差、つまり位相誤差が正確に得られる。このために、キャリア非同期時でも正常に引き込み動作を行うことができる。しかし、アイ・パターンの振幅L0が小さくなると、ノイズによる影響を受けやすくなるのでLのが所定レベルよりも小さい場合に検出した位相誤差信号では制御を行わないようになっている。また、この位相誤差検出動作は、送信符号が零レベルをクロスした場合に得られるもので、例えばB1~B2、A1~A2と変化し、入力サンブルが零レベルをクロスしないような場合は位相誤差を検出できないし、またこのような場合のクロック位相誤差は大きな問題とはならない。

【0025】なお従来の零クロッシング位相誤差検出回路を用いて、零クロッシング検出を行っても良い。零クロッシングによる位相誤差信号を用いるときは、前述のようにパターンジッタが大きくなりやすいので、零クロッシングにおける参照サンプル数を増加させ、パターンジッタの少ない符号パターンのみの選択を併用するのが30 効果的である。

【0026】さらにパターンジッタを低減するために特 定符号パターンのみを選択するようにすると、位相制御 に用いる誤差信号の発生確率が小さくなるが、前記2サ ンプル間の振幅差で位相誤差を求める方法と零クロッシ ングの方法において、両者はそれぞれ異なる符号パター ンに対してパターンジッタの少ない位相誤差検出を行う 子とが可能であり、両者を適宜選択して2つの位相誤差 検出方法を併用すれば、より再生クロックの位相ジッタ を低減できる。図4は、この発明のクロック再生部の位 相誤差検出回路を直交検波信号復調システムに利用する 10 場合に実施例を示している。

【0027】直交検波信号復調システムは、入力信号を 90°位相の異なる第1、第2の局発でそれぞれ同期検 波、直交同期検波し、2つの信号を取り出している。各 信号は、クロックによりA/D変換され復号化回路へ導 かれる。先のクロックは、例えば各A/D変換出力を各 デジタルフィルタに通した信号から再生されている。従 って、クロック再生回路には、位相の異なる信号を復調 した2つの信号の各入力サンブル(以下このサンブルと Iサンプル、Qサンプルと称する)が供給される。

【0028】図4において、1サンプルは、入力端子4 01を介して、 I サンプル位相誤差検出部402に入力 され、Qサンプルは、入力端子411を介して、Qサン プル位相誤差検出部412に入力される。 I サンプル位 相誤差検出部402、Qサンプル位相誤差検出部412 は、同じ構成であり、図1で示したような位相誤差検出 回路104、振幅判定回路105、零クロッシング判定 回路106、論理和回路107をそれぞれ有する。従っ て、各位相誤差検出部402、412からは、位相誤差 相誤差信号と、有効判定信号とは、有効位相誤差抽出回 路420に入力される。有効位相誤差抽出回路420 は、「サンプル処理側からの位相誤差信号と、Qサンプ ル処理側からの位相誤差信号とを合成して有効位相誤差 信号を作成している。

【0029】図5(A)は、有効位相誤差抽出回路42 0の具体的回路例である。入力端子501と502に は、1データ位相誤差信号とQデータ位相誤差信号とが それぞれ供給される。との位相誤差信号は、平均値回路 503と選択回路504に入力される。平均値回路50 3は、 I データ位相誤差信号とQデータ位相誤差信号と の平均値を選択回路504に供給している。さらにまた 選択回路504には、その出力が遅延回路505を介し て供給されている。選択回路504には、選択制御信号 として、端子506から1データ側有効判定信号、端子 507からQデータ側有効判定信号が供給されている。 選択回路504は、これらの有効判定信号に応じて、端 子501、502からの位相誤差信号、平均値回路50 3からの位相誤差信号、遅延回路505からの位相誤差 信号の4つの信号のうちいずれかを選択導出する。

【0030】つまり、選択回路504は、1データ側有 効判定信号、Qデータ側有効判定信号の両方が論理 l で 入力された場合には、平均値回路503からの平均位相 誤差信号を選択して導出し、「データ側有効判定信号の みが論理1で入力された場合には、1データ位相誤差信 号のみを選択導出し、Qデータ側有効判定信号のみが論 理1で入力された場合には、Qデータ位相誤差信号のみ を選択導出し、1データ側有効判定信号、Qデータ側有 効判定信号の両方が論理 0 で入力された場合には遅延回 路505の出力を選択導出する。

【0031】図5(B)は、有効位相誤差抽出回路42 0の他の具体的回路例である。同図(A)と同一部分に は同符号を付している。との回路は、先の平均値回路5 03の部分に最大値選択回路511が設けられている。 最大値選択回路511の選択制御信号は、次のように作 成されている。即ち、入力端子521、522には、1 データとQデータとがそれぞれ供給される。【データ は、遅延回路523を介して減算器524に入力されと 共に、直接減算器524に入力される。これにより減算 20 器524からは、2サンプル間の振幅誤差(位相誤差出 力)が得られ、との出力は比較器527に入力される。 Qデータも同様な処理が施される。即ち、Qデータは、 遅延回路525を介して減算器526に入力されと共 に、直接減算器526に入力される。これにより減算器 526からは、2サンプル間の振幅誤差(位相誤差出 力)が得られ、この出力は比較器527に入力される。 これにより、比較器527からは、Iデータ位相誤差信 号と、Qデータ位相誤差信号とのいずれが大きい誤差信 号であるかを示す論理出力が得られる。との論理出力 信号と、有効判定信号がそれぞれ得られる。これらの位 30 が、最大値選択回路511の選択制御信号とされる。こ れにより、最大値選択回路511からは、常に大きい方 の位相誤差信号が選択して出力されている。

> 【0032】 このようにすると、 「データとQデータの アイ・バターン振幅の大きい方の位相誤差信号を有効位 相誤差信号とするために、ノイズによる影響を抑えると とができる。

【0033】上記したように、アイ・パターンの振幅が 変化しても正確に位相誤差信号を検出することができる ので、キャリア非同期時にも引き込み動作を行うことが でき、位相引き込み後もジッタを少なくすることができ る。また、Iデータ及びQデータの両方から位相誤差を 求めているので、位相誤差検出能力が高まり、さらにノ イズによる影響を抑えることができる。

# [0034]

【発明の効果】以上説明したようにこの発明によれば、 パターンジッタを生じ難く、かつアイ・パターン振幅変 動時にも安定してクロック再生を得るクロック再生回路 を提供することができ、多くの用途のクロック再生回路 に広く用いてその性能を大幅に改善することができる。

【図面の簡単な説明】 50

【図1】 この発明の基本的な一実施例を示す回路図。

【図2】図1の各ブロックの具体的回路例を示す図。

【図3】図1の回路の動作を説明するために示したアイ・パターンの図。

【図4】 この発明の基本回路を利用した実施例を示す回路図。


【図5】図5の有効位相誤差抽出回路の具体例を示す回路図。

\*【図6】従来の位相誤差検出及びクロック位相制御方法 を説明するために示したアイ・バターンと説明図 【図7】アイ・パターンの例を示す図。 【符号の説明】


10


104…位相誤差検出回路、105…振幅判定回路、106…零クロッシング判定回路、107…論理和回路、1000…有効位相誤差抽出回路。


【図1】




【図2】










[図7]








【図4】



【図5】



フロントページの続き

# (72)発明者 多賀 昇

東京都港区新橋3丁目3番9号 東芝エ ー・ブイ・イー株式会社内